Altera ha presentado la familia Agilex 27 de FPGA y SoC, diseñada para infraestructura de IA, redes de alta velocidad, comunicaciones 6G y por satélite, y aplicaciones aeroespaciales y de defensa. La familia incluye 14 modelos de dispositivo, disponibles tanto en versión solo FPGA como en versión FPGA SoC con procesadores Arm integrados.
Los nuevos dispositivos se apoyan en la arquitectura HyperFlex de tercera generación de Altera, que según la compañía ofrece 1,8 veces más rendimiento por vatio que las FPGA Agilex 7 de la generación anterior. Otras características incluyen hasta 17,6 millones de elementos lógicos, bloques DSP Tensor de IA de segunda generación, un subsistema de procesamiento Arm Cortex-A720/A520 en las variantes SoC FPGA, transceptores de 256 Gbps, PCIe 7.0, Ethernet 1.6TbE y soporte para memoria LPDDR6.
Especificaciones de la familia Altera Agilex 27 de FPGA y SoC:
- Arquitectura FPGA: arquitectura HyperFlex de tercera generación con módulos lógicos adaptativos (ALM) mejorados
- De 866K a 17,6 millones de elementos lógicos (LE)
- De 274.190 a 5.683.872 ALM
- Hasta 1,8 veces mejor rendimiento por vatio en comparación con la generación anterior Agilex 7
- Procesador (solo variantes SoC): sistema de procesamiento hardware (HPS) Armv9.2
- Dos núcleos Arm Cortex-A720 y dos Cortex-A520, con frecuencias de CPU de hasta 2,3 GHz
- 2 MB de caché L3 compartida y 512 KB de RAM integrada con ECC
- Aceleración de IA y DSP
- De 1.096 a 21.048 bloques DSP Tensor de IA de segunda generación
- Hasta 1.211 TOPS en INT8
- Compatible con INT8/9/16/32, BFLOAT16, FP16/32, TF32 y aritmética compleja
- Modos de procesamiento de coma fija, coma flotante, tensorial y vectorial
- Memoria
- FPGA
- De 40 Mb a 822 Mb de memoria M20K
- De 63 Mb a 1.096 Mb de memoria M80K
- De 8 Mb a 158 Mb de memoria distribuida MLAB
- Memoria externa: DDR5, LPDDR4, LPDDR5/5X, LPDDR6
- De 3 a 18 controladores de memoria hardware con cifrado de memoria en línea (IME)
- Hasta 9,84 Tbps de ancho de banda de memoria externa
- Opciones de memoria en el encapsulado en los dispositivos de la serie M
- FPGA
- Almacenamiento: interfaces SD/eMMC
- Pantalla: conectividad de pantalla basada en MIPI D-PHY; soporte LVDS
- Cámara: MIPI C-PHY 2.1 y D-PHY 3.0, hasta 4,5 Gbps por carril, para conectividad de cámaras y sensores de imagen de alta velocidad
- Redes
- Hasta 10x 800GbE o 4x 1.6TbE con MAC, PCS y FEC en hardware
- Soporte de MACsec por hardware
- 3 MAC Ethernet TSN en las variantes SoC
- Expansión
- PCIe 6.0 x8 (hasta 2 instancias en determinados dispositivos)
- PCIe 7.0 x8 / PCIe 6.0 x16 (hasta 6 instancias en determinados dispositivos)
- Soporte de Root Port (RP), Endpoint (EP), bifurcación e Integrity and Data Encryption (IDE)
- Bancos de E/S de alta y media velocidad con GPIO
- Transceptores de alta velocidad
- Hasta 32 transceptores GT SerDes a 256 Gbps
- Hasta 176 transceptores GX SerDes a 128 Gbps
- Transceptores GS SerDes de hasta 32 Gbps
- Señalización NRZ y PAM4
- Interfaz UCIe para conectividad de chiplets
- USB: USB 3.1 Gen 2 (10 Gbps), USB 2.0 OTG
- Serie: I2C, I3C, SPI, OSPI, UART
- Varios: controladores DMA, temporizadores, watchdog y GPIO
- Seguridad
- Secure Device Manager (SDM) con raíz de confianza hardware, arranque seguro y atestación del dispositivo
- Soporte de criptografía poscuántica (PQC) alineado con CNSA 2.0
- Almacenamiento protegido de claves y protección física antimanipulación
- Cifrado AES/SM4, MACsec, PCIe IDE y cifrado de memoria en línea
- Opciones certificables FIPS 140-3 nivel 2
- Encapsulado: encapsulados BGA de 27 × 27 mm a 65 × 65 mm
La familia Agilex 27 incorpora una nueva red de datos HyperFlow que conecta la matriz FPGA, los controladores de memoria, los procesadores Arm, PCIe y otras interfaces. Emplea rutas de datos dedicadas y motores DMA para mover datos sin consumir recursos lógicos de la FPGA, lo que reduce la congestión de enrutamiento y deja más recursos disponibles para IA, procesamiento de señales y otras tareas. Los dispositivos también cuentan con la arquitectura HyperFlex de tercera generación, que mejora el rendimiento y la utilización lógica, junto con bloques DSP Tensor de IA de segunda generación para operaciones enteras, de coma flotante, vectoriales y tensoriales utilizadas en IA y procesamiento de señales.
En aplicaciones de robótica e IA física, las FPGA pueden encargarse de la sincronización de sensores, el preprocesamiento de imágenes y señales y la transferencia de datos a CPU o GPU externas. Esto permite que el control crítico en tiempo y las operaciones de seguridad se ejecuten por separado de las cargas de trabajo de IA. Altera también ofrece dispositivos Agilex 27 de la serie M con memoria en el encapsulado y dispositivos de la serie Direct RF con convertidores de datos integrados mediante chiplets UCIe, aunque las especificaciones detalladas de estas variantes todavía no están disponibles.
El software de desarrollo de FPGA Quartus Prime Pro Edition de Altera es compatible con la familia Agilex 27. La versión 26.3, la más reciente, añade además QuartusIQ, un asistente de IA que ayuda con el diseño de FPGA, la depuración, la búsqueda de documentación y la propuesta de mejoras a partir del proyecto actual. Puede utilizarse directamente desde la interfaz de Quartus y también conectarse a herramientas de IA externas mediante el Model Context Protocol (MCP).
Anteriormente escribimos sobre la familia de FPGA SoC Agilex de Intel, con procesadores Cortex-A53 de cuatro núcleos y transceptores de hasta 112 Gbps, así como sobre el más reciente Altera Agilex 9 Direct RF-Series AGRW039 SoC FPGA, con convertidores de RF integrados de 64 Gsps. La nueva familia Agilex 27 aumenta la capacidad lógica y la velocidad de los transceptores, y añade procesamiento Arm Cortex-A720/A520, interfaces de memoria más recientes y soporte de PCIe 7.0.
La compañía señala que el soporte de diseño en Quartus Prime para Agilex 27 estará disponible para clientes de acceso anticipado a mediados de noviembre de 2026, con muestras de ingeniería previstas para el segundo semestre de 2027. QuartusIQ ya está disponible como parte de Quartus Prime Pro Edition 26.3. No se ha anunciado el precio. Hay más detalles en la página del producto y en el anuncio oficial.
▶ Vídeo: presentación de la familia Altera Agilex 27
Traducido del artículo en inglés «Altera Agilex 27 FPGA & SoC family features up to 17.6M logic elements, Cortex-A720/A-520 cores, 256 Gbps SerDes, PCIe 7.0» de CNX Software.
Publicaciones traducidas automáticamente
