La serie STM32G5 es una familia de microcontroladores (MCU) Arm Cortex-M33 de señal mixta a 280 MHz diseñados para fuentes de alimentación industriales, inversores fotovoltaicos, cargadores de vehículos eléctricos, robótica y sistemas de control de motores. Duplica el rendimiento de la anterior serie STM32G4, presentada en 2021.
La nueva familia de MCU ofrece hasta 512 KB de memoria flash, 112 KB de SRAM con ECC, un temporizador de alta resolución (HRTIM) de 111 ps con hasta 12 salidas PWM en algunas variantes, y ADC de 12 bits que admiten hasta 5 MSPS. Otras características incluyen interfaces de codificador de posición, una matriz lógica programable de 16 elementos, aceleradores matemáticos CORDIC y FMAC, y funciones de seguridad como Arm TrustZone, arranque seguro y compatibilidad con criptografía poscuántica.
Especificaciones de la serie STM32G5:
- Núcleo del MCU
- CPU Arm Cortex-M33 de 32 bits a hasta 280 MHz con TrustZone, FPU de precisión simple, instrucciones DSP y MPU
- Caché de instrucciones de 8 KB y caché de datos de 4 KB (caché de datos solo en STM32G55x/56x)
- CCM-SRAM routine booster de 20 KB o 32 KB (20 KB en STM32G53x/54x; 32 KB en STM32G55x/56x)
- Rendimiento: 1.136 CoreMark (4,059 CoreMark/MHz), 420 DMIPS
- Aceleradores matemáticos
- Acelerador CORDIC para cálculos trigonométricos
- Hasta 2 unidades FMAC (Filter Mathematical Accelerator) para filtrado digital (1 en STM32G53x/54x; 2 en STM32G55x/56x)
- Matriz lógica programable (PLAY) con 16 elementos lógicos programables, 128 entradas y 16 salidas (solo STM32G55x/56x)
- Memoria y almacenamiento
- Memoria flash de doble banco de 64 KB a 512 KB con ECC y soporte de lectura mientras se escribe (64–512 KB en STM32G5x4; 128–512 KB en STM32G5x3)
- SRAM de 60 KB o 112 KB con ECC (60 KB en STM32G53x/54x; 112 KB en STM32G55x/56x)
- Hasta 48 KB de flash de datos de alta resistencia por banco, con 100.000 ciclos (hasta 24 KB por banco en STM32G53x/54x)
- Memoria OTP (programable una sola vez) de 1 KB
- Interfaz XSPI compatible con PSRAM externa, flash NOR/NAND, HyperRAM y HyperFlash (solo STM32G55x/56x)
- Periféricos
- Hasta 103 GPIO con capacidad de interrupción, la mayoría tolerantes a 5 V (hasta 62 en STM32G53x/54x)
- Hasta 4 interfaces I2C con soporte SMBus/PMBus (2 en STM32G53x/54x)
- 1 interfaz I3C
- Registros de respaldo de 32 bits, 16 o 32 unidades (16 en STM32G53x/54x; 32 en STM32G55x/56x)
- Hasta 3 USART, 3 UART y 1 LPUART (2 USART en STM32G53x/54x)
- Hasta 3 interfaces SPI, de las cuales hasta 2 con soporte I2S full-duplex (hasta 2 SPI en STM32G53x/54x)
- Hasta 3 controladores FDCAN (1 en STM32G53x/54x)
- Interfaz USB 2.0 Full-Speed con soporte host/device (STM32G55x/56x, solo encapsulados seleccionados)
- USB Type-C Power Delivery con soporte de USB PD 3.1 (STM32G55x/56x, solo encapsulados seleccionados)
- 2 interfaces de codificador de posición con Hiperface DSL y EnDat 3.0 (solo STM32G55x/56x)
- 2 controladores DMA
- Analógico
- Hasta 3 ADC de 12 bits a 5 MSPS con hasta 39 canales y sobremuestreo por hardware (2 ADC y hasta 23 canales en STM32G53x/54x)
- 8 canales DAC de 12 bits (2 externos con búfer y 6 internos)
- Hasta 8 comparadores analógicos con 20 ns de retardo de propagación
- 3 amplificadores operacionales con soporte de amplificador de ganancia programable (PGA) (solo STM32G55x/56x)
- Búfer interno de referencia de tensión (1,8 V, 2,048 V, 2,5 V y 2,9 V)
- Sensor de temperatura digital
- Temporizadores
- 1 temporizador de alta resolución (HRTIM) con 12 salidas PWM y resolución de 111 ps (la disponibilidad de salidas en STM32G5x4 depende de la variante)
- Hasta 3 temporizadores avanzados de control de motores de 16 bits (2 en STM32G53x/54x)
- Hasta 4 temporizadores de propósito general de 32 bits (1 en STM32G53x/54x)
- 9 temporizadores de propósito general de 16 bits
- Hasta 4 temporizadores básicos de 16 bits (2 en STM32G53x/54x)
- 1 temporizador de bajo consumo de 16 bits
- 2 temporizadores SysTick y 2 perros guardianes (watchdog)
- Reloj en tiempo real (RTC) con funciones de calendario y alarma
- Seguridad
- Arm TrustZone con aislamiento seguro de memoria y periféricos
- Instalación segura de firmware (SFI), arranque seguro, actualización segura de firmware y autenticación de depuración
- Raíz de confianza inmutable de ST (STiRoT) y soporte de clave única de hardware (HUK) en las variantes criptográficas compatibles
- Aceleración criptográfica AES (variantes STM32G544/563/564; las capacidades difieren)
- Acelerador de clave pública (PKA), acelerador HASH y generador de números aleatorios verdadero (TRNG), con capacidades criptográficas variables según la variante
- Descifrado en tiempo real (OTFDEC) para memorias XSPI externas (variantes criptográficas STM32G56x)
- Protección segura oculta (HDP) y protección de lectura/escritura de la flash
- Detección activa de manipulación (tamper)
- ID único de dispositivo de 96 bits y unidad de cálculo CRC
- Soporte de biblioteca de software de criptografía poscuántica (PQC)
- Relojes
- Osciladores internos: HSI de 64 MHz, HSI48 de 48 MHz y LSI de 32 kHz
- Osciladores externos: HSE de 4–50 MHz y LSE de 32,768 kHz
- Depuración: Serial Wire Debug (SWD), JTAG, Embedded Trace Macrocell (ETM) y autenticación segura de depuración
- Alimentación
- Tensión de alimentación: 2,7 V a 3,6 V
- Regulador integrado LDO o reductor SMPS (según variante/encapsulado)
- Modos de bajo consumo Sleep, Stop y Standby
- Reset de encendido (POR), reset de apagado (PDR) y detección de tensión programable
- 32 registros de respaldo (32 bits)
- Encapsulados: disponibles en encapsulados de 32 a 128 pines
- xQFPN32: 5 × 5 mm (solo STM32G5x4)
- UFQFPN40: 5 × 5 mm
- UFQFPN48 / LQFP48: 7 × 7 mm
- LQFP64: 10 × 10 mm
- LQFP80: 12 × 12 mm
- LQFP100: 14 × 14 mm
- UFBGA121: 6 × 6 mm
- LQFP128: 14 × 14 mm
- Opciones de pad expuesto en variantes seleccionadas, incluidas TQFP48-EP, TQFP64-EP, LQFP80-EP, LQFP100-EP y LQFP128-EP
- Temperatura de funcionamiento: -40 °C a +125 °C (según la variante)
- Certificaciones: SESIP Nivel 3 y PSA Certified Nivel 3 en proceso
La familia STM32G5 se divide en dos subfamilias: la STM32G5x3 ofrece de 128 KB a 512 KB de flash sin el temporizador de alta resolución, mientras que la STM32G5x4 incluye el temporizador HRTIM y de 64 KB a 512 KB de flash. Ambas admiten hasta 112 KB de SRAM, y el número de ADC, temporizadores, interfaces de comunicación y otros periféricos varía según el dispositivo.
ST proporciona el paquete STM32CubeG5 con controladores HAL2 y de bajo nivel, middleware y proyectos de ejemplo. STM32CubeMX2 permite configurar y generar código para estos MCU, STM32CubeIDE se utiliza para el desarrollo, X-CUBE-MCSDK para el control de motores y X-CUBE-DPOWER para aplicaciones de alimentación digital.
La compañía también ha presentado tres placas de desarrollo para la serie.
- La NUCLEO-G564RE es una placa Nucleo-64 con un MCU STM32G564RE, depuración ST-LINK integrada, compatibilidad con Arduino Uno V3 y cabeceras de expansión ST morpho.
- El kit de descubrimiento B-G564E-MC1S está orientado al desarrollo de control de motores, con interfaces de codificador de posición compatibles con EnDat 3 y HIPERFACE DSL.
- El kit de descubrimiento B-G564E-DPOW1, diseñado para el desarrollo de alimentación digital, figura en el momento de redactar este artículo como «próximamente» y los detalles son limitados.
En comparación con el STM32G4, el nuevo STM32G5 eleva la puntuación CoreMark de 569 a 1.136, mejora el temporizador de alta resolución de 184 ps a 111 ps en los dispositivos compatibles y aumenta la velocidad de muestreo del ADC de 4 MSPS a 5 MSPS.
La compañía afirma que la serie STM32G5 ya está en producción, a un precio de unos 1,0340 dólares por unidad al pedir 10.000 unidades o más. Las placas de desarrollo NUCLEO-G564RE y B-G564E-MC1S también están disponibles por 47,59 y 78,61 dólares en la tienda en línea de ST al comprar dos unidades o más. Hay más información, incluidos hojas de datos, variantes de producto y recursos de desarrollo, en la página de producto de la serie STM32G5, el blog de lanzamiento y el blog sobre seguridad.
ST también planea una serie STM32G5D de doble núcleo para 2027, que añadirá aceleración por hardware para criptografía poscuántica (PQC), incluidos algoritmos estandarizados por el NIST como ML-KEM, ML-DSA y SLH-DSA. Los actuales MCU STM32G5 de un solo núcleo solo pueden ejecutar estos algoritmos por software.
Traducido del artículo en inglés «280 MHz STMicro STM32G5 Cortex-M33 mixed-signal MCU targets digital power and motor control applications» de Jean-Luc Aufranc (CNXSoft).
Publicaciones traducidas automáticamente
